(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B 2)

(11)特許番号

第2643908号

(45)発行日 平成9年(1997)8月25日

(24)登録日 平成9年(1997)5月2日

(51)Int.Cl. ⁶ H 0 1 L	21/8247 29/788	識別記号	庁内整理番号	FI H01L	27/10 29/78	434 371	技術表示箇所
	29/792						

			間不頃の数3(全 5 頁)
(21)出願番号	特顧平7 -121136	(73)特許権者	000004237
(22)出顧日	平成7年(1995) 5月19日		日本電気株式会社 東京都港区芝五丁目7番1号
(65)公開番号	特開平8-316440	(72)発明者	國尾 武光
(43)公開日	平成8年(1996)11月29日		東京都港区芝五丁目7番1号 日本電気 株式会社内
		(74)代理人	弁理士 京本 直樹 (外2名)
		審査官	大嶋 洋一

(54) 【発明の名称】 強誘電体メモリ

1

(57) 【特許請求の範囲】

【請求項1】ゲート絶縁膜を強誘電体材料とする金属-強誘電体-半導体電界効果型トランジスタをウエル内に 形成したメモリセルが、ワード線とビット線の交差位置 に配置される強誘電体メモリにおいて、一つのウエル内 には、一つのビット線に接続された複数のメモリセルが 設けられていることを特徴とする強誘電体メモリ。

【請求項2】ビット線方向の素子分離の深さが、ワード 線方向の素子分離より深く、しかもウエルの深さは前記 素子分離深さよりも深い請求項1に記載の強誘電体メモ

【請求項3】ウエルとワード線に電圧を印加し、書き込 み・消去をする際、ビット線電位をウエル電位と同一と することを特徴とする請求項1または2に記載の強誘電 2

体メモリ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、強誘電体材料を利用 した不揮発性メモリに関する。

[0002]

【従来の技術】ゲート絶縁膜を強誘電体材料とする金属 (Metal) -強誘電体 (Ferroerectri c) -半導体(Semiconductor)電界効果 ビット線方向の素子分離より浅く、前記ワード線方向の 10 型トランジスタ(MFSFET)は、図3に示すような MOSFETに類似した構造を有している。つまり半導 体基板(通常はシリコン基板) 95上に離れて形成した 二つの拡散層71と、二つの拡散層の間の基板表面に設 けたゲート絶縁膜61とその上のゲート電極35で構成 される。通常のMOSFETではゲート絶縁膜61がシ

リコン酸化膜であるのを、MFSFETでは強誘電体薄

【0003】MFSFETでは、ゲート絶縁膜61であ る強誘電体の分極反転に起因するトランジスタのしきい ・値Vt1, Vt2の変化を二値情報として利用してい る。すなわち、図4に示すように、ある一定のゲート電 .► 圧Vg1を印加した際に、トランジスタを流れるドレイ ン電流85の大きさが異なることにより、二値の情報を 判定する。ゲート絶縁膜の分極反転はゲート電極35と り実現される。

【0004】このMFSFETをメモリ素子に応用する 時、MFSFETをマトリクス状に多数個配置する必要 がある。この配置を示す回路図を図5に示す。

【0005】一つのウェル領域2内にMFSFETを多 数配置し、FETのゲート電極をワード線31, 32, 33・・・に接続し、ソース・ドレインの一方をビット 線41, 42, 43・・・に接続し、他方を接地(5) する。基板領域を一定電位に接続する。

6に示す。ウエル領域2内に素子領域10を規則的に配 置し、ゲート電極であるワード線31,32,33・・ ・を形成する。図6の断面構造を図7に示す。図7

(a) は図6のA1-A2断面を、図7(b) は図6の B1-B2断面である。素子間は通常のLSIと同様に 素子分離領域を形成して分離する。

[0007]

【発明が解決しようとする課題】しかしながら、マトリ クス状に配置されたMFSFETを同一ウェル領域2内 同一ワード線、例えばワード線31とウエル領域2に電 圧を印加するとワード線31上に接続された複数個のメ モリセルに同時にデータを書き込むことになってしまう という問題があった。

【0008】また、これを防止する目的で同一ワード線 上のウエルを分離するように、従来の素子分離構造、す なわちLOCOS素子分離構造を用いるとP-N間分離 幅が大きく、チップサイズが大きくなるという問題があ

【0009】上記のような同一ウエル内にメモリセルア 40 レイが整列された配置では、一つのメモリセルに一つの 情報を書き込み・消去することが不可能である。この発 明では、かかる課題を解決し、各メモリセルに単独にデ 一夕を書き込み、消去できるようにすることを目的とし ている。

[0010]

【課題を解決するための手段】本発明は、複数のワード 線とビット線が交差し、その交差位置にゲート絶縁膜を 強誘電体材料とする金属ー強誘電体ー半導体電界効果型 トランジスタにより構成されるメモリセルが配置される 50

メモリセルアレイで、一つのビット線に接続された複数 のメモリセルを一つのウエルで分離している。

【0011】また、ビット線方向の素子分離に第1の素 子分離法を用い、ワード線方向の素子分離に前記第1の 素子分離法により得られる素子分離厚さより薄い第2の 素子分離を用いること及び前記第1の素子分離深さより 浅く、前記第2の素子分離深さより深いウエルを用いて いる。

【0012】さらに、ウエルとワード線に電圧を印加 半導体基板95間に正または負の電圧を印加する事によ 10 し、書き込み・消去をする際、ビット線電位をウエル電 位と同一とするようにしている。

[0013]

【作用】MFSFET構造をメモリセルとするとき、ゲ ート電極と基板領域間に電圧を印加する事により、ゲー ト絶縁膜である強誘電体材料の分極反転が起こり、MF SFETの閾値電圧が変化する。これを情報として蓄え

【0014】この時、メモリセルアレイを構成するメモ リセルにそれぞれ一つずつの情報を蓄積するには、ワー 【0006】このメモリセルのレイアウトパターンを図 20 ド線に接続されている複数のMFSFETのゲート電極 とウエルで分離された複数個のMFSFETの基板領域 がただ一点で交差する必要がある。これをウエルの領域 を制限することにより実現したものである。

> 【0015】メモリセルアレイに含まれる各メモリセル はウエル深さより浅い素子分離により電気的分離を行 う。一方ビット線方向の素子分離にウエル深さより深い 素子分離を用いることにより、各ビット線に接続された メモリセル群のウエルを互いに電気的に分離できる。

【0016】また、書き込みに際して、書き込みを行う に配置し、ゲート電極と基板間に電圧を印加するために 30 メモリセルの接続されたビット線電位とウエル電位を同 一にすることにより、ゲート絶縁膜下の基板領域表面に 空乏層容量を発生しないようにできるため、ゲート電極 及びウエル間に効果的に電界を印加できる。

[0017]

【実施例】図1はこの発明の構成を示すメモリセルアレ イ回路図である。図2(a)は図1の回路を実現するセ ルアレイのレイアウト図である。さらに、図2(b), (c) は (a) 図に示す2つの位置C1-C2、D1-D2でのデバイス断面を模式的に示している。

【0018】図1に示したように、ビット線41、4 2、43にそれぞれ接続されたMFSFET群は各ウェ ル領域内21、22、23に配置される。すなわち、異 なるビット線に接続されたMFSFETが同一のウエル 中に存在することはない。また、同一のワード線に接続 されたMFSFETは同一のウエル中に存在することは ない。このとき、同一ビット線に接続されたMFSFE Tは同一ウエル内に位置するので、基板電位を同一ウエ ル端子、例えば、221、222、223への電圧印加 で決定できる。

【0019】また、MFSFETのビット線に接続され

ていない方の拡散層は、異なるウエル領域内に位置する 全てのMFSFETも含めて、共通な接地端子5に接続 される。所望のセルに対するデータの書き込みに際して は所望のセルの位置を規定するワード線とウエル間に、 ・、ゲート絶縁膜となる強誘電体材料の抗電界以上の電圧を 印加し、分極反転を起こさせる。

- 【0020】以下に、この強誘電体メモリの製造方法を 図2を用いて説明する。
 - 【0021】n型Si基板にpウエルを形成し、二種類 の深さの素子分離領域を形成し、その後MFSFETを 10 作製する。

【0022】素子分離方法について詳述する。素子分離 を形成する前にメモリセルアレイが形成される領域にp 型伝導領域すなわち、pウエルを形成する。このとき、 ウエルの深さは一例として300m程度にしておく。

【0023】その後、同一のビット線に接続されたMF SFET間を電気的に分離するために、ワード線と平行 に、素子分離深さがウエルの深さよりも浅い素子分離領 域8を形成する。具体的には、LOCOS (Local

Oxidation of Si) 素子分離法やトレン 20 チ分離法を用い、分離深さを200nm程度にしておく。 【0024】次に、同一のワード線に接続されるMFS FET間を分離するための素子分離9を形成する。この 素子分離深さはウエル深さ300mより深く形成するこ とが重要である。本実施例ではトレンチ分離法を使っ た。

【0025】まず、この深い素子分離領域9となる部分 が開口したフォトレジストパターンを形成する。その 後、ドライエッチ法により、Si基板をエッチングし、 る。この溝はウエル深さ300nmより深い必要がある。

【0026】次に、フォトレジストを除去し、ウエル前 面にSi酸化膜を堆積し、深い素子分離9の溝を埋設す る。その後、エッチバック法や化学機械研磨法を用い て、溝中のSi酸化膜のみを残し、素子が作製される素 子領域10にはSi酸化膜が残らないようにする。その 後、前述の方法によりMFSFETを作製する。

【0027】素子分離終了後、ゲート絶縁膜6として強 誘電体材料Pb(Zr、Ti)O3(以下略してPZT とする)をゾルゲル法、又はスパッタ法により成膜す る。その後、ポリシリコンを成膜後、露光工程、エッチ ング工程を経て、MFSFETのゲート電極、すなわち ワード線3を形成する。更に、イオン注入法によりAs 元素をシリコン基板に注入し、ソース・ドレイン領域と なる拡散層 7を形成する。その後、アルミ合金系配線を 形成し、メモリ素子の作製が終了する。

【0028】本実施例では強誘電体材料としてPZTを 用いたが、他の材料、例えばMgBaF4やSrBiT a2 O9 等でもよい。

【0029】また、素子分離方法として、LOCOS法 50 8 浅い素子分離

やトレンチ法を用いたが、分離深さが異なる素子分離法 ならば、シールドプレート法等の他の方法でもよい。

【0030】次に、請求項3に記載した動作方法につい ての実施例を示す。

【0031】MFSFETメモリセル11へのデータの 書き込みに際して、ワード線31とウエル221間にゲ ート絶縁膜を構成する強誘電体材料の抗電界の約2倍程 度を印加することにより強誘電体材料の分極方向を変更 することができる。

【0032】このとき、ビット線電位をウエル電位22 1と同一にする。これにより、MFSFETのチャネル 部に発生する空乏層を制御することができ、ワード線ー ウエル間に印加した電圧を殆ど強誘電体ゲート絶縁膜に 印加することが可能になる。

[0033]

【発明の効果】以上に説明したように構成されたこの発 明は、以下に示すような効果を奏する。

【0034】同一ビット線に接続されたMFSFET群 が同一ウエル中に位置し、同一ワード線に接続されたM FSFETは全て異なるウエルに位置するので、ワード 線とウエルの選択のみで書き込むべきメモリセルを一つ 選択出来る。

【0035】また、素子分離の深さが異なる2つの素子 分離領域を使うこと及びウエル深さをこれらの分離深さ の間の深さに調整することにより、異なるビット線に接 続されるMFSFET間の分離幅を最小分離幅に設定す ることが出来る。

【0036】更に、ビット線とウエルの電位を同一にす ることにより、MFSFETチャネル領域の空乏層発生 深い素子分離9に対応する深さ約400mの溝を形成す 30 を防止できるため、低電圧で強誘電体材料の分極反転を 行える。

【図面の簡単な説明】

- 【図1】この発明の実施例を示す回路図である。
- 【図2】この発明の実施例を示すレイアウト図及び断面 模式図である。
- 【図3】一般的なMFSFETの構成図である。
- 【図4】一般的なMFSFETのヒステリシス特性図で ある。
- 【図5】従来例を示す回路図である。
- 【図6】従来例を示すレイアウト図である。
- 【図7】従来例を示す断面模式図である。

【符号の説明】

- 21、22、23 ウエル領域
- 221、222、223 ウエル
- 3、31、32、33 ワード線
- 41、42、43 ビット線
- 5 接地
- 6、61 ゲート絶縁膜
- 7 拡散層

6

9 深い素子分離

85 ドレイン電流

10 素子領域


35 ゲート電極


95 半導体基板

【図1】


【図2】


8







【図3】








(説 4) (記 4)



【図6】



【図7】

